Lamiae
Sommaire: Algorithme génétique pour le problème d’ordonnancement dans la synthèse de haut niveau pour contrôleurs dédiés
Chapitre 1 : Introduction
1.1 Introduction
1.2 Structure du mémoire
Chapitre 2 : Synthèse de circuits
2.1 Introduction
2.2 Niveaux d’abstraction
2.3 Flot de conception d’un circuit
2.3.1 Synthèse au niveau système
2.3.2 Synthèse de haut niveau
2.3.3 Synthèse au niveau transfert de registres
2.3.4 Synthèse logique
2.3.5 Synthèse physique
2.4 Langages de description
2.4.1 Langages déclaratifs
2.4.1.1 Silage
2.4.2 Langages procéduraux
2.4.2.1 Verilog
2.4.2.2 VHDL
2.4.3 Quel langage utiliser ?
2.5 VHDL
2.5.1 Description d’un module en VHDL
2.5.1.1 L’énoncé Entity
2.5.1.2 L’énoncé Architecture
2.5.2 L’énoncé Process
2.5.3 Les signaux et les variables
2.5.4 Les types de données
2.5.5 Instructions concurrentes
2.5.6 Instructions conditionnelles
2.5.7 Instructions itératives
2.5.8 Programmation modulaire
2.5.8.1 Procédures et fonctions
2.5.8.2 Les paquetages et les librairies
2.5.9 Les paramètres génériques
2.6 Conclusion
Chapitre 3 : Synthèse de haut niveau
3.1 Introduction
3.2 Principe général de la synthèse de haut niveau
3.3 Domaine d’application de la synthèse de haut niveau
3.4 Représentation interne
3.4.1 Graphe de flot de contrôle
3.4.2 Graphe de flot de données
3.4.3 Représentation interne des applications mixtes
3.5 Flot de la synthèse de haut niveau
3.5.1 Description comportementale
3.5.2 Compilation de la description comportementale
3.5.3 Ordonnancement
3.5.4 Allocation/Assignation
3.5.5 Génération d’architecture
3.6 Outils de synthèse de haut niveau
3.6.1 Behavioral Compiler
3.6.1.1 Flot de synthèse de BC
3.6.1.2 Points forts et limitations
3.6.2 Cathedral
3.6.2.1 Flot de synthèse de Cathedral
3.6.2.2 Points forts et limitations
3.6.3 Amical
3.6.3.1 Flot de synthèse d’Amical
3.6.3.2 Points forts et limitations
3.7 Conclusion
Chapitre 4 : Formalisation du problème d’ordonnancement
4.1 Introduction
4.2 Mode d’ordonnancement
4.3 Différents types d’ordonnancement
4.3.1 Algorithmes orientés flot de données
4.3.1.1 Ordonnancement sans contraintes US
4.3.1.2 Ordonnancement sous contraintes de ressources RCS
4.3.1.3 Ordonnancement sous contraintes de temps TCS
4.3.1.4 Ordonnancement sous contraintes de temps et de ressources
TRCS
4.3.2 Algorithmes orientés flot de contrôle
4.4 Conclusion
Chapitre 5 : Algorithmes d’ordonnancement
5.1 Introduction
5.2 Classification des algorithmes d’ordonnancement
5.3 Algorithmes d’ordonnancement orientés flot de données
5.3.1 Algorithme ASAP
5.3.2 Algorithme ALAP
5.3.3 Programmation en nombres entiers ILP
5.3.4 Algorithme d’ordonnancement par liste LS
5.3.5 Algorithme d’ordonnancement par liste statique SLS
5.3.6 Ordonnancement orienté par les forces FDS
5.3.7 Réordonnancement itératif IR
5.4 Algorithmes d’ordonnancement orientés flot de contrôle
5.4.1 Ordonnancement à base de chemins PBS
5.4.2 Ordonnancement à boucle dynamique DLS
5.4.3 Algorithme d’ordonnancement pipeliné à base de chemins PPS
5.4.4 Dominator-Path Scheduling
5.4.5 Software pipelining
5.5 Conclusion
Chapitre 6 : Algorithme d’ordonnancement
6.1 Introduction
6.2 Algorithmes génétiques
6.2.1 Codage des chromosomes
6.2.2 Génération de la population initiale
6.2.3 Fonction de mérite
6.2.4 Sélection
6.2.5 Croisement
6.2.6 Mutation
6.3 Les algorithmes génétiques au service d’autres algorithmes
6.4 Algorithme GPBS (Genetic Path Based Scheduling)
6.4.1 Algorithme à base de chemins PBS
6.4.2 Combinaison de l’algorithme PBS avec un algorithme génétique
6.4.3 Différentes étapes de l’algorithme GPBS
6.4.4 Définition de l’algorithme génétique et de ses différents opérateurs
6.5 Conclusion
Chapitre 7 : Conclusion et perspectives
7.1 Synthèse
7.2 Perspectives
Bibliographie
Extrait du cours algorithme génétique pour le problème d’ordonnancement dans la synthèse de haut niveau pour contrôleurs dédiés
Chapitre1: Introduction
1.1. Introduction
La technologie VLSI (Very Large Scale Integration) a connu une grande évolution, permettant l’intégration de systèmes complexes, composés de millions de transistors, sur une seule puce. Avec de tels systèmes, le processus de conception devient très difficile à gérer sans l’utilisation efficace d’outils CAO (Conception Assistée par Ordinateur).
Les outils CAO aident à automatiser une grande partie du processus de conception, permettant ainsi au concepteur de ne pas se préoccuper des considérations de bas niveau. Ceci a permis une réduction considérable du temps de conception, améliorant ainsi le temps d’arrivée sur marché – Time to market – qui est un facteur crucial de réussite pas moins important que la surface ou la vitesse. Ceci a permis aussi aux concepteurs de manipuler des circuits plus complexes et d’étudier facilement les effets de variation des paramètres de conception sur le circuit final, en d’autres termes l’exploration complète de l’espace de conception.
En plus, avec l’accroissement de la complexité des circuits, apparaît le besoin de travailler à de plus haut niveaux d’abstraction, favorisant ainsi le développement de nouvelles méthodologies de conception comme la synthèse de haut niveau appelée aussi synthèse comportementale. Cette dernière traduit une description comportementale d’un circuit en une description structurelle au niveau transfert de registres, suivant certains critères. Le comportement d’un circuit est décrit à l’aide d’un langage de description de matériel HDL (VHDL, HARDWARE C,…). Alors que la sortie au niveau RTL (Register Transfert Level) est composée d’un contrôleur et d’un chemin de données. Le contrôleur est défini comme une machine d’états finis FSM (Finites States Machine), alors que le chemin de données est décrit à l’aide d’instances d’unités fonctionnelles, d’unités de stockage et d’unités de communication interconnectées. La machine d’états finis spécifie quelles sont les opérations que doit exécuter le chemin de données à chaque étape de contrôle.
La nature de l’application traitée, qu’elle soit orientée flot de contrôle ou orientée flot de données, fait que l’effort d’optimisation soit consacré en grande partie à la génération de la partie contrôle ou la partie opérative.
……….
Si le lien ne fonctionne pas correctement, veuillez nous contacter (mentionner le lien dans votre message)
Mémoire Online: Algorithme génétique pour le problème d’ordonnancement dans la synthèse de haut niveau pour contrôleurs dédiés (805 KO) (Cours PDF)
