Grilles en silicium polycristallin déposé amorphe à basse température et dopé bore in situ

Evolution de la microélectronique

Depuis la réalisation du premier transistor par William Shockley, Walter Brattain et John Bardeen en 1948, la microélectronique a parcouru un chemin incroyable. D’une taille des dispositifs de l’ordre du centimètre dans les années 50, nous sommes rentrés, en ce début du XXIème siècle, dans l’ère du nanomètre. De nos jours, le composant le plus utilisé dans les circuits intégrés est le transistor MOS (Metal Oxide Semiconductor). Apparu dans les années 60 et généralisé dans les années 80 en association avec la logique CMOS (Complementary Metal Oxide Semiconductor), l’amélioration de ses performances, conformément à la célèbre loi de Moore, est passée et passe encore par la miniaturisation de ses dimensions.
Les raisons de cette miniaturisation sont simples. Elles sont : Financières : Réduction du coût par fonction. Augmentation de la productivité des usines. microélectroniques.
Technologiques : Augmentation de la densité de composants par «wafer». Réduction de la consommation électrique. Vitesse des circuits.
Le concept le plus simple pour comprendre l’impact de la réduction des dimensions est celui que Dennard a introduit dans les années 70 : c’est l’approche à champ constant. La conservation de la valeur du champ électrique passe par la réduction par un facteur K de la longueur de canal LG, de la largeur de grille W, de l’épaisseur d’oxyde TOX, de la profondeur de jonction xj, de la tension de grille VG, de la tension de seuil VTH ainsi que par l’augmentation du dopage du substrat NSUB de ce même facteur. Ainsi, pour un champ électrique constant dans la structure, le temps de réponse du transistor est divisé par K et la puissance consommée est réduite de K².

Présentation de la capacité MOS

La capacité MOS, qui constitue le cœur du transistor, est formée par la mise en « sandwich » d’un matériau isolant (généralement du dioxyde de silicium SiO2) par un substrat de silicium monocristallin et une électrode de grille en métal ou en silicium polycristallin.
L’électrode de grille commande l’intensité du champ électrique transversal dans le canal qui attire les porteurs minoritaires à la surface du semiconducteur (si le transistor est à enrichissement) et permet donc de contrôler la formation du canal de conduction entre la source et le drain du transistor et, par-là même, l’intensité du courant de drain. Les porteurs minoritaires peuvent avoir deux origines :
Ils peuvent être fournis par la source lorsque le potentiel dans le canal approche la valeur du potentiel de la source : la barrière de potentiel entre la source et le canal disparaît et les minoritaires diffusent dans le canal et sont attirés vers le drain par l’action du champ électrique longitudinal créé par la tension de drain.
Dans le cas des capacités MOS, les porteurs minoritaires ne sont fournis que par le volume du semiconducteur. De par leur faible nombre, l’établissement de la zone d’inversion est beaucoup plus long que dans le cas précédent.

Fiabilité de l’isolant de grille

La fiabilité de l’oxyde de grille fait l’objet d’un nombre impressionnant de publications depuis une trentaine d’années. De nos jours, l’importance de ce critère est indéniable puisque la fiabilité de l’oxyde diminue avec son épaisseur. De plus, on ne sait toujours pas si le claquage partiel implique une perte partielle ou totale de l’effet transistor et si le claquage définitif a un impact sur le fonctionnement des circuits. Il existe plusieurs modèles reliant le processus de dégradation de l’isolant de grille d’un transistor MOS avec les conditions électriques dans lesquelles il évolue. Des modèles (modèle thermochimique, modèle de l’injection de trous chauds de l’anode et modèle de libération de l’hydrogène) ont été introduits mais les mécanismes microscopiques du claquage demeurent inconnus.
Le claquage est défini par un changement local de la conductance d’un composant. Ce changement, qui peut être abrupt ou graduel, est accompagné d’un comportement bruité. Il est lié à l’accumulation de défauts générés aléatoirement dans le volume de l’oxyde par une contrainte qui vont provoquer la formation d’un chemin de conduction à travers l’oxyde. Elle est généralement électrique (constante ou dynamique) mais peut aussi être induite par radiations et elle crée des défauts qui peuvent être des pièges neutres à électrons, des états d’interface, des pièges à trous ou des états dits « lents ».
La relation entre la statistique de claquage et la création aléatoire des défauts est expliquée par le modèle de percolation : si deux défauts voisins (leur taille est comprise entre 0,5nm et 1,5nm) se chevauchent, une conduction entre ces deux est possible. Le claquage apparaît lorsqu’un chemin de conduction, formé par une suite de défauts se chevauchant, relie les deux électrodes.

L’azote dans l’isolant

Pour remplacer le dioxyde de silicium, la première solution a été d’introduire de l’azote dans le dioxyde de silicium : ce sont les oxydes nitrurés qui sont étudiés depuis que l’épaisseur de l’isolant de grille est passée sous la barre des 4nm. Ce matériau comporte quatre principaux avantages : La forte réduction de la pénétration du bore contenu dans la grille en silicium polycristallin : celui-ci diffuse dans le SiO2, provoque des décalages de la tension de seuil et dégrade la fiabilité du transistor. La présence d’azote dans l’isolant de grille permet d’obtenir la réduction de cette diffusion grâce à la plus grande densité d’atomes dans le réseau.
Une meilleure immunité à la dégradation due aux électrons chauds grâce à un champ électrique supporté plus grand que celui du SiO2.
De meilleurs résultats de tenue au claquage et de fiabilité que pour le SiO2 si le pourcentage d’azote contenu dans l’isolant reste faible. Par contre, un trop fort taux d’azote, surtout près de l’interface substrat-isolant, annihile les bénéfices de l’incorporation d’azote et provoque même une chute de la mobilité des porteurs dans le canal du transistor.
Il existe deux procédés pour obtenir un d’oxyde nitruré et, selon la méthode employée, il en résultera un profil d’azote différent : L’oxydation thermique du silicium dans une ambiance azotée à partir des gaz N2O ou NO. Des recuits de préoxydes ou préoxynitrures: SiO2 sous N2O ou NO ou SiOxNy sous O2.
Cependant, l’inconvénient principal de ces matériaux est que, plus le taux d’azote augmente, plus la constante diélectrique augmente, et plus la largeur de la bande interdite diminue65. La conséquence est la diminution de la hauteur de barrière tunnel pour les électrons et les trous, et donc l’augmentation du courant tunnel.

Effet tunnel

L’effet tunnel direct n’affecte pas vraiment le fonctionnement du transistor puisque des composants avec des oxydes de grille de 0,8nm ont été réalisés . Cependant, c’est la caractérisation qui pose problème puisque la mesure C(V) est faussée par l’effet tunnel et la valeur de la résistance série. Des méthodologies de mesure ont été proposées, comme par exemple les références qui permettent d’effectuer la mesure C(V) avec des densités de courant pouvant atteindre 103A/cm². Mais le problème principal est la consommation excessive du transistor à l’état OFF. Il est intéressant de remarquer que, pour une polarisation de 1V, nous sommes passés d’une valeur du courant de fuite de 10-12A/cm² pour un oxyde de 3,5nm à 10A/cm² pour un oxyde de 1,5nm, c’est-à-dire 12 décades d’écart pour le courant par rapport à seulement un facteur 2 pour l’épaisseur d’oxyde. Selon la Roadmap 2003, l’épaisseur physique équivalente d’oxyde (EOT : Equivalent Oxide Thickness) sera de 1nm pour la technologie 90nm, ce qui correspondrait à un courant de fuite de 100A/cm², ce qui est inacceptable. Ainsi, la réduction constante des dimensions du transistor MOS est en train de pousser l’isolant en SiO2 ou en SiOxNy vers ses limites. Des isolants avec des constantes diélectriques plus élevées que celles de ces derniers, permettant de réduire fortement le courant tunnel, sont donc requis : il s’agit des diélectriques à forte permittivité.

Grille en polysilicium

Le choix du polysilicium en tant que matériau de grille du transistor MOS a permis de réduire les effets de canal court et de diminuer les tensions de seuil des transistors , mais aussi d’avoir un auto-alignement de la grille avec la source et le drain et une amélioration de la fiabilité des transistors.
Cependant, dans le cas de grilles P+, le dopage de la grille s’effectuant par implantation ionique de bore, un problème se pose pour les forts dopages lorsque l’on a affaire à des structures à faibles épaisseurs d’oxyde. Idéalement, la grille devrait être uniformément et fortement dopée, ce qui n’est pas le cas : de par la faible taille du bore, celui ci a tendance à diffuser facilement dans la structure et il est nécessaire, d’une part d’implanter à faible énergie ou d’implanter une faible dose de bore et d’autre part que le bilan thermique du recuit d’activation ne soit pas trop fort. Mais, dans ce cas, l’électrode de grille n’est pas entièrement dopée et la région insuffisamment dopée se comporte comme une zone dépeuplée qui augmente l’épaisseur électrique de l’isolant. De plus, si les dopants de la grille ne sont pas assez activés, on peut voir apparaître un effet de résistance série, dont la non prise en compte lors des test de fiabilité peut conduire à une surestimation du champ régnant dans l’oxyde et à une possible réduction de la capacité en accumulation.

Table des matières

Introduction générale
Chapitre 1 : Position des problèmes
I. EVOLUTION DE LA MICROELECTRONIQUE
II. LIMITES A LA MINIATURISATION
A. Présentation de la capacité MOS
B. Le substrat et le canal
1. Le substrat
2. Le canal
C. L’isolant de grille
1. Le SiO2
2. Fiabilité de l’isolant de grille
3. L’azote dans l’isolant
4. Effet tunnel
5. Les diélectriques à forte permittivité
D. La grille
1. Le polysilicium
2. Grille en polysilicium
3. Grille métallique
III. CONCLUSION
Chapitre 2: Simulateurs capacité-tension et courant-tension
I. INTRODUCTION
II. PRESENTATION DU SIMULATEUR CAPACITE-TENSION
A. Les différentes approches
B. Principe de la simulation
C. Un peu de théorie
1. Le silicium
2. Le dioxyde de silicium SiO2
3. Le polysilicium
D. Etapes de calcul et résultats
1. Conventions
2. Calcul du niveau de Fermi
3. Calcul des distributions de porteurs
4. Raccordement
5. Résolution de l’équation de Poisson
6. Test de convergence
7. Calcul de la charge
8. Calcul de la capacité
9. Derniers calculs
III. PRESENTATION DU SIMULATEUR COURANT-TENSION
A. Définition de l’effet tunnel
B. Modélisation du courant tunnel
1. L’approche de Bardeen
2. L’approximation des états quasi-liés
3. La transparence
4. Masses effectives des porteurs dans l’oxyde
5. Force image
C. Modélisation choisie
1. Fréquence d’impact
2. Transparence
3. Calcul de chaque contribution au courant
IV. CONCLUSION
Chapitre 3: Caractérisations physique et électrique
I. INTRODUCTION
II. LE FOUR
A. Généralités sur les dépôts CVD
B. Le réacteur secteur
III. CARACTERISATION PHYSIQUE DU POLYSILICIUM DOPE IN SITU
A. Description des échantillons
B. Etude SIMS
C. TEM
D. AFM
E. Mesure par effet Hall
F. Mesure 4 pointes
G. Mesure des contraintes
IV. CARACTERISATION ELECTRIQUE
A. Description des échantillons
B. Homogénéité en épaisseur
C. Caractéristique courant-tension
D. Caractéristique capacité-tension
1. Mesure Haute Fréquence-Basse Fréquence (HF-BF)
2. Mesure quasi-statique
3. Résultats et interprétation
E. Statistiques de claquage
V. CONCLUSION
Conclusion générale