Étude de fonctions électroniques en technologie ASIC pour instruments dédiés à l’étude des plasmas spatiaux

Étude de fonctions électroniques en technologie ASIC pour instruments dédiés à l’étude des plasmas spatiaux

 Effets des radiations sur les circuits MOS

Les effets des radiations sur les circuits MOS se distinguent en fonction de la nature des radiations. Ils peuvent être dûs à des accumulations de doses de radiations progressives selon un débit (effets cumulatifs) ou dûs à des charges lourdes (effets singuliers). Les circuits développés au  cours de cette thèse ont été développés en technologie CMOS. Nous allons donc nous concentrer dans cette section sur les deux types d’effets dans le cas de composants MOS.

Définition d’une technologie CMOS

Les circuits CMOS (complementary metal-oxide-semiconductor) ont été inventés en 1963 par Frank Wanlass. Quelques vingt-cinq ans plus tard, la technologie CMOS est devenue la technologie prédominante dans les circuits intégrés numériques et analogiques. Ceci est essentiellement dû aux avantages offerts par cette technologie en termes de coût de fabrication, de consommation, de vitesse et de réduction géométrique qui ne cesse d’évoluer en fonction des années et des procédés de fabrication. Le mot « complementary » fait référence au fait que la conception utilise des paires symétriques de transistors MOSFET de type n et p pour réaliser des fonctions logiques (par exemple le fameux inverseur CMOS). « metal-oxide-semiconductor » fait référence à la nature du procédé de fabrication utilisé pour la réalisation des circuit CMOS. Ce procédé a fait apparaitre des transistors à effet de champ ayant une électrode de grille en métal placée au-dessus d’un isolant d’oxyde, qui à son tour est au-dessus d’un matériau semi-conducteur. Au lieu du métal, aujourd’hui, les électrodes de grille sont presque toujours faites à partir d’un matériau différent (par exemple du silicium polycristallin), mais le nom CMOS continue néanmoins à être utilisé pour les procédés de fabrication modernes descendants du procédé initial.

Effets dûs à la dose totale ionisante

La dose totale ionisante – ou TID : Total Ionizing Dose – est la dose de radiation ionisante absorbée par un système électronique (ou autre) dans un intervalle de temps donné. L’unité de mesure de la dose totale accumulée est le rad (pour radiation absorbed dose) qui correspond à 1 J/Kg ou une énergie de 6.1015 eV/gr. Les sources de TID dans l’espace sont le vent et les éruptions solaires. Les principales particules que l’on mesure sont les protons et électrons piégés. Une longue exposition d’un circuit électronique aux doses de radiations peut causer sa détérioration et la dégradation de son fonctionnement électrique. Dans le cas d’un circuit MOS, on observe un décalage de la tension de seuil, des fuites de courant, une augmentation de la consommation et du bruit. Cela est causé par la création de charges supplémentaires par ionisation dans le matériau [16]. Lorsque les radiations ionisantes pénètrent dans un matériau semiconducteur, des paires électrons-trous sont générées à cause de l’excitation des électrons dans la bande de valence. Leur quantité est proportionnelle au débit de dose d’énergie reçu. Grâce à des équations reliant l’énergie moyenne des ionisations nécessaire à la création d’une paire et celle nécessaire à sa création dans le matériau (énergie du gap), nous savons estimer la quantité de paires générées durant une mission spatiale, en fonction du débit de dose reçu [17]. Cela est valable que le matériau soit du silicium ou un isolant. Le retour à l’état d’équilibre se fait par recombinaison ou par libération thermique dans le cas du silicium, ce qui n’est pas le cas pour un isolant qui ne possède pas de porteurs libres qui permettraient cela. La recombinaison se fait entre porteurs qui ont échappé à des éventuelles recombinaisons initiales et les électrons créés par les radiations. Le nombre de recombinaisons initiales va dépendre de l’intensité du champ électrique dans le matériau. Si ce champ est fort, la distance électron-trou sera importante et il y aura beaucoup moins de recombinaisons comparé au cas ou ce champ est faible. Donc la quantité de porteurs libres dans le matériau va dépendre à la fois du champ 12 Chapitre 2. Environnement spatial : milieux radiatifs. électrique dans le matériau et de l’intensité des rayonnements incidents. Les électrons, grâce à leur grande mobilité (3 fois supérieure à celle des trous dans le Silicium), s’évacuent de l’oxyde rapidement (en quelques millisecondes), alors que les trous restent piégés dans la surface formée entre la Silice et le Silicium. L’oxyde est donc chargé par ces porteurs piégés. Pour un transistor MOSFET la tension de seuil va subir un décalage ce qui modifie son comportement électrique, car le courant du drain est lié à cette tension. Les charges positives dans l’oxyde dues aux porteurs piégés, vont générer des électrons dans le substrat qui vont se déposer juste en dessous de la grille. Pour un transistor de type N cela favorise (ou accélère) la création du canal et par conséquent une diminution de sa tension de seuil. Pour un transistor de type P c’est l’effet inverse, car le canal mettra plus de temps à se construire à cause des électrons supplémentaires. Si ce décalage de tension de seuil est trop important, les performances électriques du composant peuvent se dégrader et s’éloigner des caractéristiques attendues.

Effets dûs aux événements singuliers

Les effets dûs aux événements singuliers sont multiples et touchent essentiellement les circuits logiques (comme les mémoires). Parmi eux, le Latchup (SEL : Single Event Latchup), qui est un problème classique généralement connu par la communauté des concepteurs de circuits CMOS. Il est dû à la mise en conduction du thyristor parasite (voir figure 2.5) par un déclenchement électrique causé par une particule lourdement chargée (ion lourd). Cela induit un court-circuit entre l’alimentation et la masse, ce qui engendre une augmentation exponentielle du courant à travers le composant et par conséquent, sa destruction. De multiples travaux ont été réalisés par les concepteurs pour remédier à ce problème : comme par exemple, placer un dispositif électronique supplémentaire permettant une régulation adaptée (ou coupure) des tensions d’alimentations en cas d’augmentation anormale du courant dans le circuit (dû à un court-circuit provoqué par un latchup) [18] [19]. Ce qui entraine le disfonctionnement du circuit pendant un certain temps durant lequel des données importantes risquent d’être perdues. Des solutions technologiques sont aussi apparues ces dernières années pour rendre le déclenchement du thyristor plus difficile en diminuant la résistance dans le substrat et le N-Well (le déclenchement d’un thyristor nécessite un courant important), ou encore en isolant la partie active du transistor de son substrat en plaçant une couche isolante (SOI : Silicon on insulator, SOS : Silicon on Sapphir) [20] [21]. Reste à évaluer par rapport à l’application si ces procédés sont accessibles à cause de leur coût de fabrication élevé puisqu’ils nécessitent des traitements particuliers difficiles à maitriser. 2.2.4 Choix technologique et moyens de durcissement Plusieurs améliorations technologiques dans les procédés de fabrications des circuits intégrés ont été apportées ces dernières années pour rendre les composants moins sensibles aux effets engendrés par les charges parasites, mais cela reste insuffisant. Des méthodes de conception pour durcir le circuit intégré contre ces effets doivent être considérées pendant sa réalisation et en fonction des spécifications de la mission spatiale. Ces dernières années un retour vers les technologies usuelles (Bulk CMOS) a été constaté pour la réalisation de circuits durcis en radiation à cause du prix très élevé des nouveaux procédés SOI / SOS et de leur accessibilité difficile. Comparé à une technologie bulk CMOS, la technologie SOI CMOS – grâce à l’isolation – a certainement l’avantage d’éliminer l’événement latchup et de réduire les autres événements singuliers, N+ P+ P+ N+ N+ P+ Rwell Substrat Rsub N-Well Q1 Vdd Vout Vin Q2 Q2 Q1 Rwell Rsub Vdd a) b) Figure 2.5 – a) : Schéma de coupe d’un circuit inverseur CMOS (bulk) montrant deux thyristors parasites. b) circuit équivalent. comme le SEU (single event upset : [22]) et le MBU (single bit upset : [23]), mais les doses cumulées de radiations ionisantes restent toujours un problème. Cela est dû à l’apparition de courants de fuite à l’arrière du canal (back-channel leakage) et sur les côtés (edge leakage) propres au SOI et qui ne peuvent êtres contrôlés que par des procédés de fabrications spéciaux [24]. Pour les applications spatiales, comme Cluster (lancée en 2007) et SolarOrbiter (lancement prévu pour 2014) où la dose est estimée à 100 krad et pour la mission Juice (lancement prévu pour 2020) à 300 krad, ces fuites sont un problème si le SOI est utilisé. En revanche, Il a été prouvé dans plusieurs publications scientifiques qu’il est possible d’atteindre un durcissement des circuits à des doses allant jusqu’à 200 krad avec la technologie bulk CMOS usuelle [25] [26]. Nous avons donc choisi d’adopter cette technologie pour la réalisation de nos circuits. Le procédé de fabrication choisi est le 0.35 µm de chez AMS (Austria Micro System). 0.35 µm représente la taille minimale (longueur effective de la grille) possible à fabriquer. Les circuits sont conçus sur un substrat de type p avec quatre niveaux de métallisation possibles. Pour minimiser la sensibilité des circuits aux accumulations de doses de radiations et aux ions lourds nous avons utilisé des techniques classiques comme les transistors fermés et les anneaux de gardes (pour plus de détails sur ces techniques .