Comparaison entre les FPGA et les autres circuits spécifiques

Il existe une variété de circuits spécifiques dans le marché et donc le choix entre les différentes technologies devient une étape délicate et primordiale, car elle conditionne non seulement la conception mais aussi toute l’évolution du produit à concevoir. De plus, elle détermine le coût de réalisation et de la rentabilité économique du produit. Ceci implique qu’il faut faire une étude comparative des circuits existant sur le marché pour faire ce choix, en se basant sur plusieurs critères dont on peut citer le rapport coût / souplesse d’utilisation et les quantités à produire.

Comparaison entre les PLD et les ASIC

Pour faire le choix entre les ASIC et les PLD il faut donc cité les avantages et les inconvénients de l’un par rapport à l’autre.

Avantages des PLD par rapport aux ASIC :
– Entièrement programmables par l’utilisateur,
– Leur flexibilité de reconfiguration en temps réel, ce qui facilite la mise au point et garantit la possibilité d’évolution,
– les délais de conception sont réduits.
– Leurs coûts sont faibles en petites et moyennes productions.

Inconvénients des PLD par rapport aux ASIC :
– Ils sont moins performants en termes de vitesse de fonctionnement (d’un facteur 3),
– le taux d’intégration est moins élevé (d’un facteur 10 environ),
– La programmation coûte les 2/3 de la surface de silicium.
– Le coût de l’ASIC est faible par rapport aux PLD en grande production (quoique les choses évoluent très rapidement dans ce domaine, notamment dans la compétition entre FPGA et pré diffusés). Au delà d’une certaine quantité, l’ASIC est forcement plus rentable que le PLD, dont on va décrire dans ce qui va suivre le seuil limite de cette quantité entre les ASIC et les PLD notamment pour les FPGA.

Comparaison entre les FPGA et les EPLD

Si on tranche dans notre choix en faveur des PLD, il faut savoir si on doit utiliser un EPLD (Erasable Programmable Logic Device) ou un FPGA. En réalité, le choix est assez facile à faire. Car chaque circuit a son domaine d’utilisation, que ce soit pour les FPGA qui sont des pré diffusés (utilisation des fonctions logiques ou arithmétiques complexes). Par contre, les EPLD ressemblent dans leurs domaines d’utilisation plutôt à celui des PAL, par exemple la configuration des machines d’état complexes.

Seuil de rentabilité entre un FPGA et un ASIC

Après avoir opté dans notre choix pour les FPGA par rapport aux autres circuits intégrés, et après la mise en œuvre de notre système, la production devienne la prochaine étape dans le cycle de développement. Avec le taux d’intégration qui devient de plus en plus important, les FPGA sont devenues un moyen très intéressant en fabriquant des petites et moyennes quantités, mais en grandes productions les ASIC deviennent plus importants en termes de coût . La question qui se pose est : combien d’unités doit-on produire pour que l’ASIC soit plus rentable que le FPGA ? Ou quel est le seuil de production entre les FPGA et les ASIC?

La détermination du coût d’un circuit intégré se résume aux nombres de puces que l’on peut fabriquer sur une tranche de silicium c.à.d. sur la surface de la puce. Pour cela, il faut étudier les éléments qui agissent sur la taille de la puce, qui se réduise aux nombres d’entrées/ sorties et le nombre de portes suffisantes pour réaliser une fonction logique. Lors des années 80 et avec l’apparition des FPGA, la production de ces circuits était très coûteuse par rapport aux ASIC à fonctionnalité identique. Mais aux cours des années, le nombre des broches ou de portes intégrées dans les circuits a augmenté  , et par conséquent, les tailles des puces tendent à être fixées de plus en plus par les E/S. c’est ainsi que la balance s’inverse pour les FPGA.

Il n’y a pas de NRE pour un FPGA. Les NRE sont imputés à chaque fois que l’on fait appel à un fondeur. A partir des 2 équations ci-dessus, le seuil de rentabilité est atteint pour 1 196 unités. Le FPGA devient plus cher à produire qu’un ASIC au-delà de 1 196 unités. En effet, il existe d’autres facteurs qui influent grandement sur le seuil de rentabilité :

• Le « time to market » (temps de mise sur le marché): C’est le temps écoulé entre le début de l’étude et la phase de production. Prendre du retard sur le lancement d’un produit sur le marché, en raison d’un cycle de développement et de mise au point très longue, a des effets négatifs en termes de rentabilité. Le cycle moyen de développement d’un FPGA est de 11 semaines, il passe à 32 semaines pour un ASIC.