Architecture numérique et générique de modulation et codage pour la transmission de données 

Architecture numérique et générique de modulation et codage pour la transmission de données 

Traitement numérique vs traitement analogique

Dans les chapitres I et II, nous avons remarqué que les couches les plus basses de la chaîne de transmission sont les plus sensibles aux changements de protocoles de transmission ou du standard, car elles doivent produire un signal dont les caractéristiques physiques et temporelles sont très dépendantes des spécifications du canal de communication ou du standard ciblé. Habituellement, la plupart des architectures de la couche physique repose sur des composants électroniques analogiques. Bien que les composants analogiques soient compatibles avec les hautes fréquences de fonctionnement, leurs champs d’application et les possibilités d’évolution restent très limités. Par conséquent, les composants analogiques sont peu adaptés à l’évolution des normes, des algorithmes et des protocoles utilisés. Plusieurs tentatives ont été effectuées pour transposer sous forme de circuits numériques les solutions technologiques ayant fait leurs preuves dans le domaine analogique [107] [108]. Cependant, la transposition des fonctionnalités analogiques en numérique introduit des chemins critiques difficiles à réduire, qui limitent la fréquence de fonctionnement et restreignent l’emploi de tels systèmes aux applications à faible débit. C’est notamment le cas pour les boucles à verrouillage de phase (PLL), présentes dans la plupart des modulateurs et démodulateurs analogiques, et dont les fonctionnalités sont très difficiles à transposer efficacement en numérique [93] [109]. Une nouvelle méthodologie proposée [109] consiste à faire une traduction directe de la fonctionnalité souhaitée en un algorithme adapté aux circuits numériques, sans passer par une étape analogique susceptible d’introduire des contraintes en contradiction avec la démarche de conception de ces circuits. Dans ce qui suit, nous proposons des architectures génériques pour la modulation et démodulation numérique en suivant la technique de la paramétrisation et la méthodologie proposée dans [109]. 3. Architectures génériques pour la modulation numérique Dans ce paragraphe nous utilisons une architecture M-QAM donc la densité de la modulation du signal transmis peut varier facilement, puis sur la base de cette architecture, nous proposons une autre architecture générique numérique pour la modulation de phase, la modulation de fréquence et la modulation QAM. 3.1.Un modulateur numérique M-QAM La modulation QAM présente la particularité de nécessiter le contrôle de deux paramètres de la sinusoïde de sortie, à savoir, sa phase et son amplitude [9]. Un signal s(t) de QAM, est représenté par l’équation (1): ௞߮)cos௞ ܣ = (ݐ)ݏ ௞߮)sin௞ ܣ − (ݐ߱)cos) (1) (ݐ߱)݅݊ݏܳ + (ݐ߱)ݏ݋ܿ ܫ = (ݐ߱)sin) 98 où I et Q sont les composants in-phase et quadrature respectivement, ߱ est la fréquence de la porteuse, ܣ ௞݁ݐ ߮ ௞sont respectivement l’amplitude et la phase d’un signal QAM. Un modulateur numérique QAM est composé de cinq parties principales (figure IV.1) [110][111]: Figure IV. 1. Structure d’un modulateur QAM numérique. – le codeur (Symbol Mapper): en groupant, sous forme d’un bloc n symboles binaires indépendants, on obtient un alphabet de M = 2 n symboles M-aires. Ainsi un symbole Maire véhicule l’équivalent de n = log2 M bits. Par exemple, pour la modulation QAM-16, chaque symbole représente 4 bits. Généralement, on utilise le codage de Gray, de tel sorte que chaque deux symboles successifs se diffèrent par un seul bit. Ensuite, le codeur (Symbol Mapper) génère les deux composants in-phase (I) et quadrature (Q) correspondant de ce symbole. – l’accumulateur de phase dont le rôle est de produire le terme de phase wt. Ce terme correspond à la phase instantanée de l’échantillon de la sinusoïde produit par le modulateur (parfois on ajoute à ce terme une phase constant ߮଴). En effet, le principe de l’accumulateur de phase consiste à recréer numériquement, point par point, le signal que l’on désire obtenir. L’architecture de l’accumulateur de phase est représentée dans la figure IV.2. L’accumulateur de phase est piloté par un mot de contrôle de la fréquence Fcw correspondant à l’incrément de phase appliqué à chaque période d’horloge du système. Symbole ܳ ܫ ௖݂ߨ2)ݏ݋ܿܫ (௖݂ߨ2)݅݊ݏܳ + ( RF Antenne m=log2(n) Fcw L’accumulateur de phase (௖݂ߨ2)Sin LUT (௖݂ߨ2)Cos LUT D/A AP Symbol Mapper (Codeur) NCO 99 L’incrément de phase est ajouté à l’incrément de phase résultant pour chaque période d’horloge du système. Figure. IV.2. Architecture de l’accumulateur de phase « Fcw » détermine la fréquence f effective résultante du signal modulé, en fonction de la fréquence d’horloge fclk de l’architecture hôte. Le m e mot de phase produit par cet étage vaut : f(m) = m ·Fcw. (2) – le générateur numérique de fréquence qui permet de produire les échantillons numériques de sinusoïdes (cosinus et sinus) à partir des paramètres que lui fournit l’accumulateur de phase. Le générateur numérique de fréquence joue le rôle d’un oscillateur à commande numérique (NCO). Généralement, il est implémenté par deux tables de correspondance LUT (ROM), dans lesquelles sont stockés les échantillons précalculés de la fonction cosinus et sinus. En effet, dans la mémoire sont stockées N valeurs correspondantes à une période du signal. La lecture se fait par incrément Fcw pour permettre de sélectionner l’adresse de la valeur désirée. Puis par une lecture successive de ces valeurs, on peut restituer le signal désiré en sortie [93]. On obtient un signal sinusoïdal de fréquence [111] : ݂௦ = ೎೗ೖ.ி೎ೢ ே (3) – deux multiplieurs sont utilisés pour faire la multiplication de la composante in-phase par le cosinus issue de la première LUT, et la composante quadrature par le sinus issue de la deuxième LUT (les deux composantes I et Q sont filtrées par des filtres FIR avant d’être multiplié). Les produits sont finalement ajoutés afin de générer un signal modulé QAM conformément à l’équation (1). – le convertisseur numérique analogique est le dernier élément de la chaîne de traitement numérique, dont le rôle est de convertir les échantillons en signaux adaptés au médium de transmission. 3.2. Architecture proposée pour un modulateur QAM numérique Dans l’architecture numérique pour la modulation QAM de la figure IV.1, on remarque deux inconvénients: ∅(݉) ௪௖ܨ R E G ݈ܿ݇ 100 · l’architecture (figure IV.1) utilise deux multiplieurs complexes pour la multiplication de la composante in-phase par le cosinus, et de la composante quadrature par le sinus. Malheureusement, la consommation d’un multiplieur complexe en ressource est grande dans le FPGA. · l’architecture utilise des LUT (ROM), pour la génération de la porteuse (le signal sinus et cosinus). Pour obtenir une bonne précision, à la fois en phase et en amplitude de la porteuse, il est nécessaire d’utiliser une ROM de grande taille dont les conséquences sont néfastes sur la fréquence d’horloge maximale du circuit et sur la surface occupée [93]. Dont le but de réaliser une architecture pour la modulation QAM à fréquence de fonctionnement très rapide, moins occupante en surface sur FPGA et à usage universel, nous avons proposé une nouvelle architecture QAM numérique et générique représentée par la figure IV.3.