Admin CliCours
Extrait du cours logique séquentielle
IV.1 Logique séquentielle asynchrone et synchrone
Dans le chapitre précédent portant sur la logique combinatoire nous avons fait abstraction du temps : les signaux de sortie ne dépendaient que des états des variables d’entrée. Pour les circuits de logique séquentielle nous devons tenir compte de l’état du système. Ainsi les sorties dépendent des entrées mais également de l’état du système. Celui-ci dépend aussi des entrées. Si nous notons Q l’état d’un système séquentiel, X ses entrées et Y ses sorties, nous avons de manière générale :
La logique séquentielle permet de réaliser des circuits dont le comportement est variable avec le temps. L’état d’un système constitue une mémoire du passé.Lorsque les changements d’état des divers composants d’un circuit séquentiel se produisent à des instants qui dépendent des temps de réponse des autres composants et des temps de propagation des signaux on parle de logique séquentielle asynchrone. Cependant les retards peuvent ne pas être identiques pour toutes les variables binaires et conduire à certains aléas.
IV.2 Les bascules
Une bascule (flip-flop) a pour rôle de mémoriser une information élémentaire. C’est une mémoire à 1 bit. Une bascule possède deux sorties complémentaires Q et Q. La mémorisation fait appel à un verrou (latch) ou système de blocage, dont le principe de rétro-action peut être représenté de la façon suivante :
IV.2.a Les bascules R-S
Les verrous les plus fréquemment rencontrés sont réalisés avec deux portes NOR ou NAND. Considérons dans un premier temps le circuit suivant :
La table 1 donne la table de vérité correspondante. Si on applique S = 1 et R = 0 ou S = 0 et R = 1 on impose l’état de la sortie Q respectivement à 1 ou à 0, la sortie Q prenant la valeur complémentaire. Cet état se maintient lorsque les deux entrées retournent à 0. La configuration S = R = 1 est à proscrire car ici elle conduit à 0 Q Q , ce qui est inconsistant logiquement avec notre définition. Mais surtout, lorsque R et S reviennent à 0, l’état Q Q etant incompatible avec les interconnexions, l’une de ces deux sorties va reprendre l’état 1, mais il est impossible.
IV.2.b Dispositif anti-rebond
On est souvent amené à commander un état physique à l’aide d’un bouton poussoir ou d’un inverseur (par exemple les touches d’un clavier). Cependant lorsqu’on ferme un interrupteur le contact n’est pas franc instantanément et on peut observer une série de rebonds du signal avant d’obtenir la position fermée (fig. 5). Pour éviter ce défaut on réalise un montage équivalent à celui présenté sur la figure 6 faisant appel à un inverseur et une bascule.
IV.3 Bascule R.S.T ou R.S.Clock
La bascule R.S.T. est une bascule pour laquelle les entrées S et R ne sont prises en compte qu’en coïncidence avec un signal de commande. Ce signal peut être fourni par une horloge, nous avons alors une bascule synchrone. Ce circuit peut être réalisé de la façon suivante et sa représentation est donnée sur la figure 8.Lorsque le signal de commande, noté ici Clk, est à 1 la bascule fonctionne comme indiqué précédemment et les sorties suivent les variations des entrées S et R. Par contre, lorsque le signal de commande est à 0, la bascule est bloquée : Q est indépendant des éventuels changements de S et R. L’état mémorisé correspond au dernier état avant le passage de la ligne de commande de 1 à 0.
…….
Si le lien ne fonctionne pas correctement, veuillez nous contacter (mentionner le lien dans votre message)Cours logique séquentielle asynchrone et synchrone (3152 KO) (Cours DOC)
