Nanocristaux pour les mémoires flash : multicouches, métalliques et organisés

 Nanocristaux pour les mémoires flash : multicouches, métalliques et organisés

Les mémoires à nanocristaux

Avantages apportés par les nanocristaux en silicium

• Meilleure fiabilité vis-à-vis de la qualité de l’oxyde tunnel En cas de défaut dans l’oxyde tunnel créant un chemin de conduction pour les électrons, seuls quelques nanocristaux situés au dessus de ce défaut, sont affectés par la fuite de charge. Ce n’est pas le cas avec une grille flottante continue où toutes les charges stockées se déchargent si un chemin de conduction est créé dans l’oxyde (Figure I-11-b). Il est en particulier possible de diminuer l’épaisseur de l’oxyde tunnel (~5 nm au lieu de 8 nm pour les mémoires à couche continue) ce qui permet d’améliorer l’efficacité de programmation en conservant la même durée de rétention (>10 ans). Les tensions de programmation et d’effacement sont également réduites. Figure I-11 : Effets d’un chemin de conduction dans l’oxyde tunnel pour (a) une mémoire à grille flottante continue : toute la grille flottante se décharge (b) une mémoire à sites de piégeage discrets : seul le nanocristal situé en regard du défaut se décharge • Stockage de deux bits par cellule Les nanocristaux sont isolés les uns des autres (une épaisseur minimale de 4 nm d’oxyde entre les nanocristaux est nécessaire afin d’éviter tout transfert par effet tunnel entre les nanocristaux). Il est donc possible de stocker deux bits par cellule grâce au mécanisme d’injection par porteurs chauds côté drain ou côté source, ce qui permet de stocker 2 bits par cellule (Figure I-12). Figure I-12 : Les 4 combinaisons pour programmer une mémoire FLASH NOR à nanocristaux. Chapitre I : Présentation des mémoires non-volatiles à base de silicium 26 • Réduction des couplages parasites entre cellules Le diamètre des nanocristaux (<10nm) étant plus faible que l’épaisseur de la couche de polysilicium d’une mémoire Flash standard, les couplages capacitifs entre grilles flottantes de cellules voisines est plus faible. En attestent les résultats de simulations effectuées par Molas et al. [Molas07] sur la Figure I-13, où on observe que le couplage capacitif entre deux grilles flottantes à base de nanocristaux en silicium est beaucoup plus faible que celui entre deux grilles flottantes continues en polysilicium. Figure I-13 : Simulation TCAD 3D du couplage capacitif entre deux grilles flottantes dans une mémoire à grille flottante en polysilicium et dans une mémoire à nanocristaux en silicium. [Molas07]. • Bonne rétention à haute température Contrairement au cas du nitrure, la rétention des mémoires à nanocristaux en silicium est très peu affectée par une forte température. En effet, les électrons sont stockés dans la bande de conduction des nanocristaux, qui ne possède pas de pièges activés en température. Ce comportement de faible activation en température est un atout pour les applications de mémoires embarquées, par exemple pour l’automobile. • Intégration aisée dans les procédés de fabrication MOS Le silicium étant le matériau de base de la microélectronique, ils sont facilement intégrables dans les filières MOS traditionnelles et ne posent pas de problèmes de contamination. D’autre part, le fait que les nanocristaux soient isolés les uns des autres par une couche d’oxyde fait qu’il est possible de s’affranchir de l’étape de gravure de la grille flottante. De plus, les faibles tensions d’écriture et d’effacement permettent dans certains cas de supprimer les transistors haute tension. Ainsi, jusqu’à sept masques photolithographiques peuvent être économisés, ce qui réduit considérablement les coûts de fabrication de la mémoire [Muralidhar’03].

Techniques de dépôt des nanocristaux en silicium

Plusieurs techniques de fabrication d’un réseau de nanocristaux en silicium existent et peuvent être classées en trois familles : • Précipitation de silicium en excès Cette méthode consiste à recuire un oxyde de silicium de type SiOx avec (x<2). Cet oxyde peut être obtenu par implantation basse énergie de silicium dans du SiO2 [Bonafos05] ou par dépôt direct CVD [Yun00] [Buffet02]. Pendant le recuit, typiquement à une température supérieure à 1000°C et pendant plus de 30 minutes, le silicium en excès précipite pour former des nanocristaux de silicium dans une matrice de SiO2. La précipitation se faisant dans le volume de la couche d’oxyde, les nanocristaux ne précipitent pas tous dans le même plan. Il en résulte donc une dispersion sur l’épaisseur de la barrière d’oxyde tunnel entre le nanocristal et le canal. • Synthèse sous forme d’aérosol Les nanocristaux sont synthétisés sous forme d’aérosol par pyrolyse du silane (SiH4) à haute température puis oxydés en surface. Ils sont ensuite déposés sur le substrat [Ostraat01] [Swihart03]. Des densités très élevées de nanocristaux peuvent être obtenues par cette méthode. Ces nanocristaux ont été intégrés dans un dispositif MOSFET mémoire pour lequel de bonnes performances sont relevées [DeBlauwe00]. L’avantage de ce procédé est qu’il permet de dissocier la phase de synthèse des nanocristaux et la phase de dépôt sur le substrat, ce qui permet de maîtriser la quantité de nanocristaux déposés. D’autre part, la dispersion en taille des nanocristaux peut être contrôlée grâce à un spectromètre de masse inséré entre la chambre de synthèse de l’aérosol et la chambre de dépôt. Cependant, un équipement complexe et spécifique est nécessaire, ce qui limite l’industrialisation de ce procédé. • Synthèse par LPCVD Dans cette technique, les nanocristaux sont déposés sur l’oxyde par dépôt chimique en phase vapeur. Le dépôt des nanocristaux suit un mécanisme de nucléation-croissance. Lors de la nucléation, le silicium se dépose en surface sous forme de nuclei de petites tailles. Puis, lors de la croissance, le nanocristal croît à partir de ce nuclei par adsorption du précurseur gazeux sur le nuclei. Le procédé de dépôt peut se réaliser soit en combinant ces deux étapes, soit en les dissociant.Dans le cas du dépôt en une étape, le précurseur gazeux utilisé est le silane SiH4 qui réagit selon la réaction : SiH4(g)  Si(s) + 2H2(g) La taille et la densité des nanocristaux peuvent être contrôlées par (i) les conditions de dépôt telles que la température, la pression, le temps et (ii) la préparation de surface car les nanocristaux nucléent préférentiellement sur les liaisons hydroxyles Si-OH [Mazen03]. Ce procédé de fabrication conduit à une forte dispersion en taille des nanocristaux car la croissance de tous les nanocristaux ne commence pas simultanément. En effet, les nuclei pouvant se former à tout moment pendant le dépôt, le temps de croissance des nanocristaux est différent pour chaque nanocristal, ce qui induit une dispersion sur la taille finale des nanocristaux. Un procédé de dépôt en deux étapes permet de dissocier avantageusement nucléation et croissance des nanocristaux [Mazen04]. La première étape consiste à déposer des nuclei de silicium grâce au précurseur SiH4(g), comme dans le procédé en une étape. Dans un deuxième temps, le précurseur dichlorosilane SiH2Cl2(g) permet un dépôt sélectif de silicium sur les nuclei, et par la suite sur les nanocristaux. Par conséquent, il n’y a pas création de nuclei supplémentaires en surface de l’oxyde lors de la croissance, ce qui diminue significativement la dispersion en taille du réseau de nanocristaux.

Intégration des nanocristaux en silicium dans des dispositifs mémoires

Le premier dispositif mémoire à nanocristaux de silicium est attribué à Tiwari et al. [Tiwari96] en 1996. Puis, de nombreuses recherches académiques et industrielles ont conduit à divers prototypes de matrices mémoires. La première fût fabriquée par Motorola en 2003 [Muralidhar03]. Suite aux résultats encourageants sur ces cellules, les recherches se sont poursuivies chez Freescale (ex-Motorola), ce qui a débouché sur la démonstration en 2008 d’une matrice mémoire à nanocristaux en silicium basée sur l’architecture Split-gate [Chindalore08]. Toutes ces démonstrations ont débouché en 2011 sur la commercialisation de mémoires à nanocristaux en silicium embarquées dans des microcontrôleurs [Yater11]. Le principal avantage de cette technologie est la faible consommation électrique, la rapidité d’écriture et d’effacement et l’excellente rétention de charge. Cette mémoire est commercialisée sous le nom de « FlexMemory » et la technologie à base de nanocristaux est Chapitre I : Présentation des mémoires non-volatiles à base de silicium 29 nommée TFS (Thin Film Storage) [Freescale]. Cette architecture split-gate semble prometteuse et particulièrement adaptée aux nanocristaux puisqu’il a été démontré récemment par le CEA Leti qu’elle peut être utilisée pour des longueurs de grille jusqu’à 20 nm pour des mémoires utilisant des nanocristaux en silicium en tant que grille flottante [Masoero11]. Un autre acteur majeur des mémoires flash s’intéressant aux nanocristaux en silicium est ST Microelectronics. Les premiers résultats sur une matrice 1Mb ont été publiés la même année que Motorola, en 2003, avec le partenariat du CEA Leti [De Salvo03]. L’utilisation du dépôt LPCVD en deux étapes permet d’obtenir un réseau de nanocristaux ayant une faible dispersion en taille. Les recherches se sont poursuivies apportant une amélioration des performances. En 2008, d’excellents résultats sont présentés par Gerardi et al. sur une matrice NOR 4Mb [Gerardi08]. Les mémoires à nanocristaux sont alors pressenties comme d’excellents candidats pour les applications embarqués de type SoC (Systems on Chip) grâce à leur bas cout et leur bonne rétention notamment à haute température. Figure I-14 : Exemples de matrices mémoires à nanocristaux en silicium présentées par (a) Freescale [Chindalore08] et son architecture split-gate. L’écriture se fait par injection de porteurs chauds et l’effacement par tunnel Fowler-Nordheim (b) ST Microelectronics et sa matrice mémoire NOR 4Mb. La forme cylindrique de l’empilement mémoire permet d’augmenter le couplage entre la grille de contrôle et les nanocristaux. [Gerardi08] Le troisième industriel à s’intéresser aux mémoires à nanocristaux de silicium pour les applications NOR est Atmel. Une matrice mémoire 32 Mb a ainsi été développée avec le procédé similaire à celui utilisé par ST, le dépôt de nanocristaux en deux étapes [Jacob08b]. Ce démonstrateur a confirmé la robustesse et la fiabilité des grilles flottantes en nanocristaux de silicium. Toutes ces démonstrations se basent sur l’injection de porteurs chauds lors de l’écriture. En effet, à cause du faible couplage entre la grille de contrôle et les nanocristaux (cf. I.3.1), il est impossible d’appliquer un champ électrique suffisant afin d’injecter des  charges par effet tunnel Fowler-Nordheim, ce qui limite l’utilisation des nanocristaux dans les applications NAND. D’autre part, il se trouve qu’à fort champ, le courant Fowler Nordheim entre le substrat et le nanocristal est aussi élevé que celui entre le nanocristal et la grille de contrôle. Par conséquent, même si le champ était suffisant, tous les électrons injectés dans les nanocristaux passeraient immédiatement par effet tunnel à travers l’oxyde de contrôle. Une solution proposée par Molas et al. [Molas07] est d’utiliser un oxyde de contrôle à base d’oxydes à forte permittivité (high-k) afin de (i) améliorer le couplage entre la grille de contrôle et les nanocristaux et (ii) limiter le courant tunnel entre les nanocristaux et la grille de contrôle durant l’écriture. Une fenêtre mémoire de plus de 4V est obtenue avec l’emploi d’oxydes de contrôles à fortes permittivités (HfO2, HfAlO, Al2O3) tandis qu’avec un oxyde de contrôle classique en ONO (oxyde nitrure oxyde), la fenêtre mémoire est bien plus réduite et les temps d’écriture et d’effacement sont bien plus longs. Ces résultats démontrent la possibilité d’utilisation des nanocristaux en silicium pour les applications NAND.