Modélisation 3D de MOSFETs multi-grilles

Modélisation 3D de MOSFETs multi-grilles

La diminution effrénée des dimensions des transistors conduit aujourd’hui à des MOSFETs ultimes SOI de taille nanométrique. Des composants présentant des longueurs de grille aussi petites que 5 et 6 nm [194, 195] ont d’ailleurs été fabriqués. Dans ce contexte, les MOSFETs multi-grilles constituent des candidats intéressants grâce à l’efficacité du contrôle des charges du canal par la tension de grille. Plusieurs groupes ont récemment réalisés des MOSFETsTri- gate et Gate-all-around (cf § (1.3.3)) à partir de nano-fils de silicium à section rectangulaire [49,196]. Contrairement aux MOSFETs « bulk » et aux double-grilles plan, les multi-grilles ont des architectures 3D dans lesquelles longueur, hauteur et profondeur jouent un rôle principal. Jusqu’à présent, les dimensions transverses des nano-fils n’atteignent pas les 20 nm et la compréhension des composants ultra-minces (section<10 nm) constitue un défi majeur. Au chapitre 4 nous avons présenté une solution balistique d’un MOSFET double-grille sim- plifié dans lequel l’épaisseur du canal était réduite à une chaîne atomique : l’influence du confi- nement vertical, notamment pour obtenir l’électroneutralité des extensions des réservoirs, n’était pas prise en compte. L’objectif de ce chapitre est de modéliser des architectures innovantes 3D réalistes à l’aide du formalisme des fonctions de Green hors-équilibre. Afindesi ifier les étapes numériques, nous adopterons l’approche dite de l’ »espace des modes » (pour l’anglais « mode-space »), qui consiste à séparer le traitement des effets du confinement transverse de ce- lui du transport électronique le long de l’axe source-drain (section 5.1). Après avoir appliqué ce modèle au MOSFET Gate-All-Around en détaillant l’évolution des paramètres physiques in- ternes (section 5.2), nous décrirons l’ensemble des architectures 3D (Tri-gate, Π-gate, Ω-gate) et étudierons leur comportement électrique (section 5.3). Enfin nous conclurons.

La résolution quantique exacte de systèmes 2D ou 3D nécessite un outil de calcul numérique très puissant. De plus en plus de laboratoires et industries s’équipent donc de cluster, c’est-à-dire d’une grappe d’ordinateurs connectés entre eux (jusqu’à 150 unités) et travaillant en parallèle sur la même tache. Cette évolution a incité les chercheurs à proposer des alternatives physiques et/ou numériques susceptibles de réduire la taille des calculs. L’approximation de l’espace des modes est le fruit de cette volonté et permet de transformer, sous certaines conditions, un problème 2D ou 3D en plusieurs problèmes 1D indépendants, et traitables par un simple PC. La section suivante décrit l’approche « mode-space » et définit son domaine de validité. Les prévisions des industriels indiquent que la géométrie SOI (« Silicon-On-Insulator ») de par sa bonne immunité contre les effets canaux courts (cf § (1.2)), pourrait être le dispositif des futures technologies CMOS. Néanmoins, la diminution de la longueur de grille d’une génération de transistors à une autre, s’accompagne également de la réduction des dimensions transverses afin de contenir la progression des effets canaux courts. Le confinement des porteurs de charges dans la section transverse qui en résulte induit une quantification des états perpendiculaires et une distribution de ces derniers en sous-bandes. Ce comportement modifie ostensiblement les caractéristiques électriques des MOSFETs SOI à canaux courts et l’évaluation quantitative de son impact constitue une donnée essentielle.

Considérons le transistor MOSFET Gate-all-around représenté sur la figure (5.1). Aux pe- tites dimensions, les effets quantiques affectent sa tension de seuil (confinement suivant les axes y et z)e téenfonctiondelanaturedudispositifétudiéetdudegré d’exactitude désiré. Dans le cas de transistors bulk, deux groupes ont développé des solutions 2D basées sur le formalisme des fonctions de Green hors-équilibre [197, 198, 200]. Leurs ap- proches, qui reposent sur une discrétisation dans l’espace réel de l’hamiltonien 2D exprimé dans l’approximation de la masse effective, sont numériquement très coûteuses. La discrétisation de l’espace réel est néanmoins inévitable pour traiter correctement le transport quantique dans les MOSFETs massifs, car le confinement des porteurs évolue le long du canal et aucune symétrie ne permet de réduire la taille du problème. Il en est tout autrement pour les MOSFETs SOI ultimes, dans lesquels les charges mobiles restent confinées quantiquement tout le long du canal. Ces géométries permettent de contourner la difficulté numérique associée à la résolution dans l’espace réel (sans compromettre l’exactitude du résultat) en exprimant la partie de l’hamilto-fier intuitivement la solution de l’espace des modes, considérons un plan atomique vertical (y, z)du transistor de la figure (5.1) à x fixé. Les porteurs de ce plan, fortement confinés suivant les deux directions y et z, sont distribués dans un réseau discret de sous-bandes. Les énergies des états transverses sont quantifiées et leur éloignement croît avec le confinement. On peut ainsi supposer qu’un transistor GAA ultime, présente un espacement entre sous-bandes suffisant pour ignorer le couplage inter-bande. Chaque sous-bande est ainsi traitée séparément, et le système initialement 3D devient un problème N fois 1D où N représente le nombre de sous-bandes occupées.